首頁 > 資源中心 > FAQ 1、 文檔目標
PCB寄生參數簡單介紹
2、 知識點
寄生電容、寄生電感
3、軟硬件環境
1）、軟件版本：無關
2）、電腦環境：無關
3）、外設硬件：無關
4、正文
寄生電容是由于兩個導體之間的不良絕緣或相干接觸引起的，這些導體可能是PCB板、線材、線圈或其他的電子元件。因為電子元件之間的空氣無法阻止電場，所以即使在元件之間的距離很小，也會有電容發生。此外，布局錯誤、設計缺陷、材料選擇和加工制造過程中的誤差等都會導致寄生電容的存在。例如：電路板上的走線、焊盤和平行走線 會產生寄生電容。
寄生電容對電路的影響：
1、信號衰減和失真。寄生電容可以形成低通濾波器，導致高頻信號被削弱或降低頻率響應，從而引起信號失真。
2、噪聲干擾和穩定性問題。在放大器和振蕩器等高頻電路中，寄生電容可能引起電路的穩定性問題，如相移和幅度變化，可能導致自激振蕩或失穩。
3、啟動延遲和交叉耦合。在開關電路或數字電路中，寄生電容會導致信號的傳輸延遲，影響電路的響應速度。此外，多個導線或器件之間的寄生電容可能導致信號交叉耦合，引起串擾和噪聲增加。
4、頻率響應受影響。寄生電容會對電路的頻率特性產生影響，特別是在高頻電路中，會導致信號的失真和衰減。
5、突發現象。如電子開關在高電平時容易出現誤觸發等情況，這也是由于寄生電容導致電路行為不符合設計預期。
6、降低品質因數。電路的品質因數是評估電路性能的一個重要指標，在高頻電路中，寄生電容會導致電路的能量損耗增加，從而降低電路的品質因數。
7、產生偶極子天線和容性耦合串擾。這會影響電磁兼容性(EMC)性能，例如改變信號回流路徑，增大高頻電流環路面積，引發嚴重的EMC問題。
8、產生寄生振蕩。例如在開關電源中，功率器件引腳間的寄生電容與線路中電感器件之間的相互作用可能導致寄生振蕩，影響電磁兼容性。
完全消除寄生電容是不可能的，但可以通過以下方法來降低其影響：
1、使用更高阻抗的輸入和輸出電路。
2、采用差分信號線來減少噪聲干擾。
3、選擇低介電常數材料來降低電容值。
4、添加繞組補償和過濾器等有效的電容消除技術。
寄生電感是指印制線路板PCB、元器件引腳、接插件等電路導體之間不期而遇的、意外產生的電感。 例如：寄生電感的產生途徑包括環路電感、互感和過孔。
寄生電感產生的原因有以下幾點：
1、導線本身具有一定電感。當導線長度增加、直徑減小時，其電感值會增大。
2、電流在傳輸過程中會產生磁場，這個磁場也會影響與之相鄰的導體，從而產生寄生電感。
3、電路中各部分之間的物理位置關系也會影響寄生電感的大小。
寄生電感對電路的影響：
1、降低電路頻率響應特性：寄生電感會使得電路的高頻響應下降。
2、損失信號能量：寄生電感會對信號進行低通濾波，從而會損失掉一部分高頻信號的能量。
3、產生噪聲：由于寄生電感對信號的影響，它也會在一定程度上產生噪聲，降低電路的信噪比。
減小寄生電感的方法：
1、降低驅動器的開關速率和減少同時開關的元件數量，以減小di/dt（電流上升速率）。
2、改善電源分布電感，例如使用單獨的電源層，并使電源層和地平面盡量接近。
3、增加電源和地之間的互相耦合電感，確保電源和地的管腳成對分布，并盡量靠近。
4、使用寬的引線和短引腳，減少電容引腳長度。
5、使用表面貼裝型的電容，以降低電容的高度。
6、避免電容之間共用過孔，并盡量將電容的過孔靠近焊盤。
7、減小高速信號的走線面積，并盡量使關鍵走線窄和短。
8、避免平行布線，以減少寄生電容。
9、減少連接器和過孔的使用，特別注意過孔的設計，以減小其寄生電感。
10、通過適當的層厚設計，可以減小環路面積和寄生電感。
